2．测试孔设置与再流焊导通孔要求相同。

　　3．探针测试支撑导通孔和测试点。

在PCB设计中，板上布局技术是一个设计工程师必备的技巧与能力，关于PCB布局设计，这里，我们提供几个方面的技术参考供大家借鉴。

　. 1、元件排列规则

　　1).在通常条件下,所有的元件均应布置在印制电路的同一面上，只有在顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴IC等放在底层。

    Cadence PCB，是一款操作简便，实用性极强的PCB设计软件，能够完成原理图设计、原理图符号的制作、PCB板元件的封装设计、板框设定、元件的布局、PCB板的布线及输出文档。

　　CADENCE PCB设计解决方案能为解决与实现高难度的与制造密切相关的设计提供完整的设计环境，该设计解决方案集成了从设计构想至最终产品所需要的一切设计流程，包含设计输入元件库工具、PCB编辑器和一个自动/交互连布线器，以及用于制造和机械CAD的接口，并且随着设计难度和复杂性的增加，可通过统一的数据库架构，使用模型和库为Cadence OrCAD和Allegro产品线提供完全可升级的PCB解决方案，加速设计速度并扩大设计规模，从而提高了设计效率，缩短了设计周期，以及更快地实现量产。

　　一、元件：

　　穿孔元件要求能承受回流炉的回流温度的标准，最小为230度，65秒。这一过程包括在孔的上面涂覆焊膏（将在回流焊过程中进入孔中）。为使这一过程可行，元件体应距板面0.5毫米，所选元件的引脚长度应和板厚相当，有一个正方形或U形截面，（较之长方形为好）。

　　二、计算孔尺寸

　　完成孔的尺寸应在直径上比引脚的最大测量尺寸大0.255毫米（0.010英寸），通常用引脚的截面对角，而不包括保持特征。钻孔的尺寸比之完成孔再大0.15毫米（0.006英寸），这是电镀补偿，这样算得的孔就是可接受的最小尺寸。

　　众所周知，电子技术的发展日新月异，而这种变化的根源，主要一个因素来自芯片技术的进步。半导体工艺日趋物理极限，现已达到深亚微米水平，超大规模电路成为芯片发展主流。而这种工艺和规模的变化又带来了许多新的电子设计瓶颈，遍及整个电子业。

　　目前的电子设计大多是集成系统级设计，整个项目中既包含硬件整机设计又包含软件开发。本文论述在新的技术背景下，系统板级设计的新特点及新策略。

　　电子技术的发展变化带来了很多相关的变化，板级设计也受到了很大的冲击，最明显的一个变化是芯片封装的种类极大丰富，如BGA，TQFP，PLCC等封装类型的涌现；其次，高密度引脚封装及小型化封装成为一种时尚，以期实现整机产品小型化，如：MCM技术的广泛应用。另外，芯片工作频率的提高，使系统工作频率的提高成为可能。

　　随着一种全新事件定位技术的出现，这种局面将会有很大的改观。最终，这种功能强大的事件定位系统将有效地帮助设计工程师快速而轻松地找出信号完整性问题。

　　1.Tools => Padstack => Replace （ 如图1）

　　

图 1

2.在图2, Old处填入（或点右侧按钮选入）你想集体更换的VIA

　　OrCAD PCB Desig    ner 以最体贴的价格整合了Cadence? OrCAD? Capture,Cadence? Allegro? PCB 及Cadence Allegro PCB Router. 提供一个从前端到后段的电路板设计环境 . 在此环境中您可以很容易地将你的设计从概念到生产 , 从电路图的绘制 , 到零件的摆放 , 和电路板的 布 线及各种生产后的输出都能在其中整合及实现。

　　从外表看起来PCB多层板和双面板没有什么两样,但多层板中还有一些导电层存在,如同双面板的上下两层铜泊一样可以被腐蚀,然后层压在一起,上下两层和中间层之间用过孔(VIA)进行电气连接.此外还有一个电源层,也是如此.如果对此还不能理解,那么只要记住,设计双面线路板时,在SETUP中将中间一层,二层,三层,四层及电源层全部关闭,其它层可以全部打开,并在NETLIST的ROUTE选项中,将LAYER SETUP中中间一层、二层、三层、及四层全设为‘NOT USED’另外在的RUR/GND选项中GUOUND PLANE NET:及POWER PLANE NET后面全部清空即可（初学者这一点往往不知）,如果设计单面板,则将TOP LAYER(顶面)也关闭即可.

在PCB设计中，我们常常需要考虑是一个PCB生产成本的问题，由于涉及成本控制，所以在设计尺寸、复杂程度等方面都需要关注，一般来说，降低PCB成本，可以从以下三个方面考虑：

　　（1）单板PCB的面积尽量小。

　　PCB板的价格一般按面积的大小来计算的，板子小了，单板价格自然便宜。